南韩三星电子据传已成功生产出功能正常的10纳米以下DRAM晶粒（die），在克服内存制造的微缩极限上，取得一大突破。
韩媒The Elec引述知情人士报导，三星在对其3月采用10a制程制造的晶圆进行测试时，发现了一颗功能正常的晶粒。10a制程是第一代小于10纳米的制程，实际线宽估计为9.5至9.7纳米。这个结果也反映出「4F平方单元结构」和「垂直信道晶体管（VCT）」技术的首次应用。据了解，三星的目标是在今年完成10a DRAM的开发，接着在明年完成品质测试、2028年实现量产。该公司计划在10a、10b和10c三个世代使用4F和VCT制程，并在10d世代走向3D DRAM。
一名业界人士表示，由于担心10a制程可能失败，三星原本准备了另一个使用传统手法的设计团队，但如今成功预料将加速商业化。
三星为了解决更小单元尺寸内的集成挑战，引进了VCT技术。一名业界人士说，水平堆栈VCT结构是3D DRAM的基础，代表三星实际上已为未来发展打好了基础。